Firmware - Marzo 2010 - N°50 - (Page 3)

META Alcune tecniche per ridurre al minimo il fenomeno della meta stabilità nei circuiti digitali O sservando il flip flop tipo D in figura 1, tutti noi ci aspettiamo che, uscita al flip flop una transizione instabile di durata incerta, che non viene consolidata in uno stato logico valido. Questa condizione si presenta in generale quando il segnale non rimane costante nelle immediate vicinanze del fronte attivo del clock, causando una violazione dei tempi di setup oppure di hold time. Ricordiamo che il tempo di setup è il minimo intervallo di tempo in cui il segnale sull’ingresso dato deve rimanere stabile prima del fronte attivo di clock, il tempo di hold il tempo minimo per cui il segnale di ingresso deve rimanere stabile dopo la transizione del clock. Normalmente in una rete sincrona queste violazioni vengono prevenute da una corretta metodologia di progettazione e successiva verifica dei margini temporali delle reti realizzate. Quando invece si vuole usare un flip flop D per acquisire e sincronizzare un segnale di ingresso asincrono rispetto al clock della nostra rete logica, non abbiamo modo a priori di garantire la robustezza del nostro circuito verso violazioni di setup/hold time e possiamo appunto incorrere in fenomeni di transizioni incomplete, dette metastabilità. Senza entrare nei dettagli matematici, si intuisce come il fenomeno sia casuale e trattabile in termini statistici. In altre parole, possiamo lavorare per ridurre al minimo l’incidenza del fenomeno, ad esempio scegliendo componenti capaci di lavorare con fronti clock ripidi, ma non possiamo eliminarlo completamente. L’Application Note citata fornisce indicazioni su come valutare la frequenza della metastabilità ed accorgimenti di - [1] www.latticesemiconductor.com/lit/docs/designtech/metastab.pdf - [2] Metastable Response in 5V Logic Circuits, SDYA006, Texas Instruments in corrispondenza del fronte attivo del clock, il livello logico presente sull’ingresso dato, sia trasferito in uscita ed ivi mantenuto stabile. L’application note in riferimento [1] ci ricorda che almeno in un caso, purtroppo le cose possono andare diversamente e riscontrare in Figura 1: un FF pilotato in modo non corretto può dare origine al fenomeno della metastabilità. 8 3 3 FOCUS ON TIPS’N TRICKS 16 5 SKILLS MARKET NEWS 26 14 INSIDE SPOTLIGHT 37 49 TOOLS EVENTS ZAPPING 41 ANALOG ABBONAMENTO http://www.latticesemiconductor.com/lit/docs/designtech/metastab.pdf http://www.ieshop.it/dettagli.asp?pid=1875

Tabella dei contenuti per la edizione digitale del Firmware - Marzo 2010 - N°50

Copertina
Sommario & Editoriale
TIPS'n tricks
News
FOCUS on - Profibus
SPOTlight
SKILLS
- Meno consumi più prestazioni
- Tecniche di protezione dei file binari
INside
- NXP Atop per la gestione automotive
- Da ARM 7 a Cortex-M3
TOOLS
- Progettare con i dispositivi PSOC5
ANALOG
- Filtro RC alimentatori switching
- Potenza a bassisimo rumore
EVENTS zapping
LAUTERBACH - News 2010

Firmware - Marzo 2010 - N°50