Firmware - Settembre 2014 / N°104 - (Page 51)

SPOTlight ti a tali architetture di temporizzazione guidano la progettazione e lo sviluppo di innovativi dispositivi integrati di temporizzazione in aziende come IDT®. Seconda domanda: in che cosa differiscono i generatori di clock con uscite multiple rispetto ai tradizionali generatori di clock e quali vantaggi offrono? Rimpiazzando vari quarzi ed oscillatori quarzati, i progettisti possono risparmiare spazio sulla scheda ed ottenere un minore consumo di potenza impiegando un singolo componente integrato per generare vari segnali di clock. Eliminare o ridurre l'uso dei quarzi può mitigare i rischi dell'approvvigionamento, nei casi in cui la tempistica di progetto sia critica, ed aumentare l'affidabilità del sistema. Normalmente è necessario un solo oscillatore al quarzo come riferimento. Questo non solo riduce il costo dei componenti e l'ingombro sul circuito stampato, ma semplifica anche il progetto. L'impiego di un circuito integrato di temporizzazione multicanale può anche ridurre significativamente il rischio di approvvigionamento in quanto l'ufficio acquisti deve solo controllare la disponibilità di un singolo quarzo per assicurare che la produzione possa continuare senza ritardi. Le altre specifiche che i progettisti devono prendere in considerazione quando selezionano dei generatori di clock programmabili comprendono il consumo di potenza, il jitter su un ampio intervallo di frequenze, le dimensioni del componente ed il grado di programmabilità integrata. La famiglia VersaClock® 5 di IDT di generatori di clock completamente programmabili rappresenta un esempio di una nuova generazione di dispositivi integrati di temporizzazione. Questi componenti differiscono dai dispositivi tradizionali basati su PLL con modulo intero, che forniscono molteplici segnali di clock in uscita solo alle frequenze multiple di un segnale di riferimento. Il modello 5P49V5901 della serie VersaClock 5 con divisori d'uscita frazionari non è limitato ai soli multipli interi. Inoltre le uscite di ogni canale possono essere configurate indipendentemente secondo gli standard LVCMOS, LVECL o LVDS, oppure secondo il protocollo Host Clock Signal Level (HCSL) impiegato nelle schede che adottano le specifiche PCI Express. La flessibilità di poter configurare indipendentemente i canali di clock di uscita secondo uno qualsiasi di questi stan- dard permette di risparmiare l'aggiunta di circuiti integrati esterni per la traslazione di livello in un gran numero di applicazioni. Terza domanda: perché il jitter è diventato così importante nei progetti di ultima generazione? Le prestazioni di jitter dei circuiti integrati programmabili per la generazione del clock hanno continuato a migliorare nelle ultime generazioni per soddisfare le richieste di standard di comunicazione ad alta velocità. I dispositivi VersaClock 5 hanno un eccellente jitter di fase RMS inferiore a 0,7 picosecondi su tutto l'intervallo di integrazione da 12 kHz a 20 MHz. Gli standard di interconnessione come Ethernet 1G o 10G e PCI Express di terza generazione tollerano un massimo livello di jitter totale che comprende i contributi di tutte le sorgenti di jitter. Queste includono non solo il clock, ma anche il trasmettitore e gli effetti delle terminazioni e delle piste sulle schede. Il massimo jitter RMS per una connessione Ethernet 10G può essere di soli 1,55 ps (10G BASE-R), mentre per una PCI Express Gen. 3 il massimo jitter RMS per il clock è pari a 1,0 ps. Di conseguenza, la minimizzazione del jitter di fase RMS dovuto alla sorgente di clock offre ai progettisti un margine maggiore per soddisfare le specifiche di jitter del collegamento, quando tutti gli altri contributi vengono presi in considerazione. Quarta domanda: perché la programmabilità, una caratteristica dei nuovi dispositivi di temporizzazione multiuscita, è importante per il cliente da un punto di vista sia di progettazione che di approvvigionamento? I generatori di clock multiuscita offrono ai progettisti un elevato grado di flessibilità e possono evitare la necessità di traslatori di livello aggiuntivi in molte applicazioni. Alcune applicazioni potrebbero richiedere un sistema integrato di distribuzione del clock che possa essere inserito nel circuito ed acceso direttamente nella configurazione desiderata. I circuiti integrati VersaClock di IDT hanno quattro banchi di memoria OTP che permettono al componente di funzionare in questo modo. I banchi OTP consentono anche a questi componenti di memorizzare varie configurazioni alternative. Questo permette ai FOCUS ON SKILLS INSIDE TOOLS ANALOG TIPS'N TRICKS MARKET NEWS SPOTLIGHT EVENTS ZAPPING MEMBERSHIP

Tabella dei contenuti per la edizione digitale del Firmware - Settembre 2014 / N°104

TIPS'n tricks LIN, Local Interconnect Network
FOCUS on Micro Python: arriva la Python board per i sistemi embedded
SKILLs
Più intelligenza nell’Illuminazione a LED
Lampada elettronica a LED con MSP430
INside
Termostati Evoluti da Freescale
Si7005: Sensore di Temperatura e Umidità I2C
ANALOG LDC1000 Inductance to Digital Converter
SPOTlight
“Surge Stopper” Serie LTC 436x da Linear: Alte Prestazioni in Spazi Ridotti
Soluzioni avanzate per la distribuzione del clock: domande e risposte
News
EVENTS zapping
Guida

Firmware - Settembre 2014 / N°104