Firmware - Luglio-Agosto 2014 / N°102/103 - (Page 32)

INside +Inside UNA SOLUZIONE ZIGBEE A SINGOLO-CHIP dal quantizzatore e il segnale di ingresso arriva a tutti i comparatori. Questi convertitori sono i più veloci in assoluto e sono usati per campionare segnali ad alta frequenza, ﬁno a diversi GHz. Poiché il numero di comparatori necessari cresce esponenzialmente con il numero di bit richiesti, i convertitori ﬂash raramente hanno più di 8 bit di risoluzione. - ADC ad approssimazioni successive (SAR - Successive Approximation Register): usano un comparatore e un convertitore digitale-analogico; a ogni passaggio l'ADC prova a impostare un bit, partendo dal MSB (Most Signiﬁcant Bit, bit con peso maggiore) e usando il DAC confronta il segnale campionato con il segnale di ingresso in feedback. Questo convertitore individua un bit a ogni iterazione in una sorta di ricerca binaria e la risoluzione è limitata solo dalle esigenze di frequenza di campionamento e dal rumore in ingresso. - ADC a inseguimento (a codiﬁca-delta): hanno un contatore up-down collegato a un DAC, che confronta il segnale di uscita del DAC con il segnale di ingresso e interrompe il conteggio quando i valori sono abbastanza vicini tra loro. Quando questo accade il contatore contiene il livello quantizzato del segnale. Questi convertitori sono usati spesso per leggere grandezze ﬁsiche che non variano con elevata velocità ma che devono essere lette con molta precisione. - ADC a doppia rampa (Dual Slope o a integrazione): producono un segnale a dente di sega che sale, per poi decrescere velocemente a zero. Il segnale di ingresso viene integrato facendo salire la rampa mentre un contatore segna il tempo. Quando la rampa raggiunge un livello noto il conteggio termina e indica il valore quantizzato del segnale. Questo tipo di ADC è sensibile alla temperatura poiché può alterare il clock usato per segnare il tempo o alterare la tensione di riferimento per la rampa e deve essere ricalibrato spesso. - ADC a pipeline (noto anche come subranging quantizer): sono simili agli ADC ad approssimazioni successive ma invece di individuare un bit alla volta individuano un blocco di bit; in un primo passo avviene una conversione grezza del segnale che viene poi riconvertito da un DAC; quindi si quantizza la differenza tra il segnale originario e quello campionato, eventualmente si può procedere a quantizzazioni sempre più ﬁni con passi successivi. In quest'ultima categoria ricade la famiglia degli ADC XMEGA dell'Atmel, di cui approfondiamo le maggiori caratteristiche per dare una panoramica generale sulle loro funzionalità più salienti. L'ADC DEGLI XMEGA Gli XMEGA A sono una famiglia di microcontrollori a bassa potenza, ricca di periferiche e ad alte prestazioni, basate su sull'architettura AVR RISC migliorata, che permettono l'esecuzione di istruzioni in un unico ciclo di clock, raggiungendo throughput ﬁno a un milione di istruzioni al secondo (MIPS) per MHz e dando la possibilità di ottimizzare il Figura 2: Diagramma a blocchi di un ADC XMEGA FOCUS ON SKILLS INSIDE TOOLS ANALOG TIPS'N TRICKS MARKET NEWS SPOTLIGHT EVENTS ZAPPING MEMBERSHIP

Tabella dei contenuti per la edizione digitale del Firmware - Luglio-Agosto 2014 / N°102/103

TIPS'n tricks
FOCUS on Triplo DES con Microchip
SKILLs Delay/Block Debouncer
INside
Una Soluzione ZigBee a Singolo Chip
La famiglia XMEGA e gli ADC di Atmel
ANALOG “Sensing” Virtuale a 2-Fili per Regolatori di Tensione
SPOTlight
Proteggere gli Investimenti in R&D con l’Autenticazione Sicura
Vivado High-Level Synthesis
Il CMRR negli Operazionali ad Ampia Gamma Dinamica
News
EVENTS zapping
Guida

Firmware - Luglio-Agosto 2014 / N°102/103