Firmware - Luglio-Agosto 2014 / N°102/103 - (Page 18)

SKILLS + Skills Figura 6: Lunghezza del postambolo. In ricezione, i primi due byte vengono decodificati e il valore di L-field è scritto nel receive buffer. Il valore di L-field viene usato per calcolare il numero di byte codificati da ricevere, il valore viene poi scritto nel Packet Length register. Il postambolo viene scartato. Il Si4431 ha una FIFO da 64 byte per la trasmissione e la ricezione, poiché il numero di byte decodificati è massimo 255, un intero pacchetto potrebbe non stare interamente nella FIFO. In trasmissione viene calcolato il numero di byte codificati, se questo numero più il postambolo è inferiore a 64, l'intero pacchetto viene messo nella FIFO e solo l'interrupt di pacchetto inviato viene attivato. Se invece il valore è superiore a 64, serviranno più cicli di riempimento della FIFO, in tal caso si sfrutta l'interrupt Figura FIFO Almost Empty, quando l'ocdi Tx 3: Schema a blocchi. cupazione scende sotto i 16 byte questo interrupt va a riempire la FIFO con altri o disabilitare, due ulteriori righe consen48 byte codificati per la trasmissione. Il tono di deﬁnire il alla fine del contenuto ciclo si ripete fino valore del ritardo, che verrà calcolato in da trasmettere. base alla deﬁnizione o meno di MS_DELAY, nel caso sia deﬁnita In ricezione, inizialmente il solo interrupt il Sync viene considerato in scattare di diritardoWord è abilitato. Allo millisecondi, oppure in alternativa se la #deﬁne è questo evento l'interrupt viene disabicommentata in step da 750ns. litato e attivato quello di FIFO Almost Se la situazione è quella del codice riporfull, con soglia impostata a 2 bytes. tato in precedenza allora il valore di ritarQuesto permette di far scattare l'interdo si ottiene come: rupt al termine della ricezione del pacdelay = 2µs + (delay_value x 750ns) chetto di L-Field e di conseguenza perAttivando il ritardo su entrambi I fronti la mette di decodificare la lunghezza dei situazione è quella di ﬁgura 1. Il segnale dati da ricevere. di uscita viene sfasato rispetto al segnaSuccessivamente la soglia dell'interle d'ingresso, a seconda dei ritardi imporupt per i due fronti. full viene impostastati di FIFO Almost to aanalizziamoabilitato il relativo interSe 48 byte e un singolo fronte, quelrupt insieme all'interrupt di in ingresso e lo di discesa, dei segnali Valid packet. Seuscita possiamo ottenere il ritardoAlin l'interrupt successivo è solo di di FOCUS ON FOCUS ON SKILLS SKILLS INSIDE INSIDE TOOLS TOOLS ANALOG ANALOG TIPS'N TRICKS TIPS'N TRICKS MARKET NEWS MARKET NEWS SPOTLIGHT SPOTLIGHT EVENTS ZAPPING EVENTS ZAPPING MEMBERSHIP MEMBERSHIP http://www.elettroshop.com/wifi

Tabella dei contenuti per la edizione digitale del Firmware - Luglio-Agosto 2014 / N°102/103

TIPS'n tricks
FOCUS on Triplo DES con Microchip
SKILLs Delay/Block Debouncer
INside
Una Soluzione ZigBee a Singolo Chip
La famiglia XMEGA e gli ADC di Atmel
ANALOG “Sensing” Virtuale a 2-Fili per Regolatori di Tensione
SPOTlight
Proteggere gli Investimenti in R&D con l’Autenticazione Sicura
Vivado High-Level Synthesis
Il CMRR negli Operazionali ad Ampia Gamma Dinamica
News
EVENTS zapping
Guida

Firmware - Luglio-Agosto 2014 / N°102/103